

# BUNDESREPUBLIK DEUTSCHLAND



## Prioritätsbescheinigung über die Einreichung einer Patentanmeldung

**Aktenzeichen:**

103 10 140.3

**Anmeldetag:**

07. März 2003

**Anmelder/Inhaber:**

Infineon Technologies AG, 81669 München/DE

**Bezeichnung:**

Testvorrichtung zum Test von integrierten Bausteinen  
sowie Verfahren zum Betrieb einer Testvorrichtung

**IPC:**

G 01 R, G 11 C

**Die angehefteten Stücke sind eine richtige und genaue Wiedergabe der ursprünglichen Unterlagen dieser Patentanmeldung.**

München, den 18. Februar 2004  
**Deutsches Patent- und Markenamt**  
**Der Präsident**  
Im Auftrag

Remus

## Beschreibung

Testvorrichtung zum Test von integrierten Bausteinen sowie  
Verfahren zum Betrieb einer Testvorrichtung

5

Die vorliegende Erfindung betrifft eine Testvorrichtung zum  
Test von integrierten Bausteinen mit einem Trägersubstrat,  
auf dem mehrere Anschlußplätze angeordnet sind, wobei die An-  
schlußplätze derart ausgebildet sind, daß über einen An-  
schlußplatz ein integrierter Baustein mit einem an das Trä-  
gersubstrat angeschlossenen Testgerät verbindbar ist. Die Er-  
findung betrifft weiterhin ein Verfahren zum Betrieb einer  
derartigen Testvorrichtung.

15

Um die Ausfallrate von integrierten Bausteinen nach deren  
Herstellung möglichst gering zu halten, werden integrierte  
Bausteine wie beispielsweise DRAM-Speicher vom Hersteller  
insbesondere einem sogenannten Burn-In-Test (Einbrenn-Test  
oder Streß-Test) unterworfen, bei dem die Bausteine künstlich  
gealtert werden. Durch einen solchen Burn-In-Test sollen die-  
jenigen integrierten Bausteine aussortiert werden, die schon  
nach kurzer Betriebszeit ausfallen, so daß der Anwender mög-  
lichst nur Bausteine erhält, die eine definierte Lebensdauer  
erreichen.

20

25

Um einen integrierten Baustein künstlich zu altern, wird an  
diesen im Burn-In-Test insbesondere eine höhere Spannung an-  
gelegt, die bewirkt, daß der Baustein relativ rasch künstlich  
altert, so daß der Alterungsprozeß in relativ kurzer abgelau-  
fener Testzeit beschleunigt wird. Zusätzlich oder auch alter-  
nativ werden die Bausteine einer erhöhten Umgebungstemperatur  
ausgesetzt, wodurch ebenfalls eine Beschleunigung des Alte-  
rungsprozesses erreicht wird. Zur Durchführung eines Burn-In-  
Tests werden die Bausteine innerhalb einer Testvorrichtung  
auf einem Trägersubstrat angeordnet, auf dem mehrere An-  
schlußplätze angeordnet sind. Auf den jeweiligen Anschluß-  
platz wird ein integrierter Baustein aufgesetzt, so daß über

30

35

einen Anschlußplatz der entsprechende Baustein mit einem an das Trägersubstrat angeschlossenen Testgerät verbindbar ist.

Bei der Durchführung eines Burn-In-Tests von integrierten

5 Bausteinen wie beispielsweise DRAMs wird gewöhnlich eine hohe Parallelität verlangt, um einen hohen Durchsatz zu erreichen. Dadurch ergibt sich das Erfordernis, daß viele Bausteine zur gleichen Zeit angesteuert werden, um bei einem vergleichsweise langen Burn-In-Test, der sich über mehrere Stunden hinziehen kann, einen möglichst hohen Durchsatz zu erzielen. Nachteil dieser hohen Parallelität ist jedoch eine dadurch herabgesetzte Flankensteilheit von Signalen der zu testenden Bausteine und eine damit verbundene geringere mögliche Betriebsfrequenz. Weiterhin werden erhöhte Anforderungen an die Stromversorgung des Trägersubstrats, dem sogenannten Burn-In-Board, gestellt, welche oftmals bereits vollständig ausgelastet ist und somit die Anzahl der Bausteine pro Burn-In-Board limitiert. Die beschriebenen Nachteile sind vor allem präsent während eines Funktionstests, bei dem die Bausteine zwar nicht gestreßt werden, sich aus testökonomischen Gründen jedoch (noch) auf dem Burn-In-Board befinden, um beispielsweise einen Funktionstest mit erhöhter Betriebsfrequenz unter Ausnutzung der hohen Parallelität durchführen zu können (sogeannter Test-During-Burn-In).

25 In Figur 2 ist eine Testvorrichtung zum Test von integrierten Bausteinen nach dem Stand der Technik gezeigt, mit der eine hohe Parallelität erzielbar ist. Ein Burn-In-Testgerät 2 ist an das Trägersubstrat 10 angeschlossen, auf dem mehrere Anschlußplätze 11 bis nk angeordnet sind. Die Anschlußplätze sind derart ausgebildet, daß über einen jeweiligen Anschlußplatz ein integrierter Baustein DUT mit dem an das Trägersubstrat 10 angeschlossenen Testgerät 2 verbindbar ist. Da ein Burn-In-Testgerät im allgemeinen nur eine limitierte Anzahl von Eingängen aufweist, werden die Anschlußplätze 11 bis nk in einem matrixförmigen Anschlußfeld angeordnet. Somit befin-

den sich auf dem Burn-In-Board mehr zu testende Bausteine als testerseitig vorhandene Eingangskanäle.

Zur Ansteuerung der Bausteine DUT wird das Anschlußfeld in  
5 Gruppen aufgeteilt, wobei das Auslesen der einzelnen Gruppen  
über die Steuersignale SCAN-1 bis SCAN-n sequentiell erfolgt.  
Dieses SCAN-Signal wird am zu testenden Baustein an den DQM-  
Pin angeschlossen, welcher die Ausgangstreiber der Bausteine  
maskiert, die somit trotz interner Befehlsausführung im Bau-  
10 stein keine Signale ausgeben. Steuersignale wie Adressen und  
Kommandos werden über den Adreß- und Befehlsbus CMD/ADD si-  
multan in alle Bausteine eingespeist. Die Daten werden vom  
jeweiligen Baustein, je nach Ansteuerung des DQM-Signals, am  
Datenausgang DQ ausgegeben, die Adressen und Kommandos über  
15 den Adreß- und Befehlsanschluß A/C eingelesen.

In der Testvorrichtung nach Figur 2 besteht damit nur die  
Möglichkeit, alle oder keine Bausteine DUT intern zu betrei-  
ben. Nur für das Auslesen von Daten erhält das SCAN-Signal  
20 eine Funktion, um über den jeweiligen DQM-Pin die Ausgangs-  
treiber der gewünschten Gruppe von Bausteinen zu aktivieren.  
Insbesondere in einem oben beschriebenen Test-During-Burn-In  
ist die Treiberlast am Adreß- und Befehlsbus CMD/ADD durch  
den parallelen Betrieb aller Bausteine vergleichsweise hoch,  
so daß die Adreß- und Befehlssignale einer dadurch herabge-  
25 setzten Flankensteilheit unterworfen sind. Weiterhin werden  
während solcher Tests hohe Anforderungen an die Stromversor-  
gung des Burn-In-Boards gestellt.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine  
Testvorrichtung zum Test von integrierten Bausteinen anzuge-  
ben, mit der die Bausteine in einem Funktionstest mit erhöh-  
ter Frequenz betrieben werden können bzw. mit der bei glei-  
cher Last die Anzahl an Bausteinen, die auf dem Trägersub-  
35 strat anzuordnen sind, erhöht werden kann.

Weiterhin ist es Aufgabe der vorliegenden Erfindung, ein entsprechendes Verfahren zum Betrieb einer derartigen Testvorrichtung anzugeben.

- 5 Diese Aufgabe wird durch eine Testvorrichtung zum Test von integrierten Bausteinen nach Patentanspruch 1 und durch ein Verfahren zum Betrieb einer solchen Testvorrichtung nach Patentanspruch 4 gelöst.

- 10 Bei der Testvorrichtung nach der Erfindung sind wie bei der einleitend beschriebenen Testvorrichtung nach Figur 2 die Anschlußplätze innerhalb eines Anschlußfelds in Gruppen angeordnet. Je Anschlußplatz ist ein Datenanschluß vorgesehen, wobei die Datenanschlüsse von Anschlußplätzen jeweils einer  
15 Gruppe mit jeweils einem unterschiedlichen Datenbus verbunden sind. Weiterhin ist je Anschlußplatz ein Steueranschluß vorgesehen, über welchen ein integrierter Baustein für einen Test auswählbar ist, wobei die Steueranschlüsse von Anschlußplätzen jeweils einer Gruppe mit einem dieser Gruppe zugeordneten Steuerbus verbunden sind. Weiterhin ist je Anschlußplatz ein Adreß- und Befehlsanschluß vorgesehen, wobei die Adreß- und Befehlsanschlüsse von Anschlußplätzen jeweils einer Gruppe mit einem Adreß- und Befehlsbus über ein der jeweiligen Gruppe zugeordnetes Schaltmittel verbindbar sind,  
20 das von dem dieser Gruppe zugeordneten Steuerbus steuerbar ist.  
25

- Mit der erfindungsgemäßen Testvorrichtung zum Test von integrierten Bausteinen ist es ermöglicht, die Bausteine in einem  
30 Funktionstest mit höherer Frequenz zu betreiben, da zum einen über den Steuerbus einzelne Gruppen von Anschlußplätzen selektierbar sind, dementsprechend nur Bausteine ausgewählter Gruppen für einen Test ausgewählt werden, und zum anderen nur die ausgewählten Anschlußplätze über das von dem jeweiligen  
35 Steuerbus angesteuerte Schaltmittel mit dem Adreß- und Befehlsbus verbunden werden. Dadurch sinkt die Treiberlast am Adreß- und Befehlsbus der Testvorrichtung, da nur Adreß- und

Befehlsanschlüsse von Bausteinen einer ausgewählten Gruppe oder von mehreren ausgewählten Gruppen mit dem Adreß- und Befehlsbus verbunden sind. Gleichzeitig sinken die Anforderungen an die Stromversorgung der Testvorrichtung, da nur Bausteine ausgewählter Gruppen über den jeweiligen Steuerbus ausgewählt werden, mithin die anderen nicht ausgewählten Bausteine abgeschaltet sind oder sich in einem Wartezustand befinden. Damit kann die effektive Last reduziert werden oder bei gleicher Last die Anzahl der Bausteine, die auf dem Trägersubstrat anzuordnen sind, erhöht werden.

In einem entsprechenden Betriebsverfahren wird wenigstens ein Teil der Anschlußplätze auf dem Trägersubstrat mit zu testenden integrierten Bausteinen verbunden. Durch Ansteuerung des/der entsprechenden Steuerbusse werden Bausteine nur einer Anzahl von Gruppen gleichzeitig betrieben und angesteuert, wobei diese Anzahl kleiner ist als die Anzahl der auf dem Trägersubstrat vorhandenen Gruppen. Nur die Bausteine der Anzahl von Gruppen, die gleichzeitig betrieben werden, werden über das jeweilige Schaltmittel mit dem Adreß- und Befehlsbus verbunden. Insbesondere werden nur Bausteine betrieben und mit Adreß- und Befehlssignalen angesteuert, welche über den zugeordneten Datenbus einen Datenaustausch vornehmen.

Die Erfindung eignet sich besonders zur Durchführung von Funktionstests wie ein sogenannter Test-During-Burn-In. Die Bausteine werden mit hoher Parallelität auf einem Burn-In-Board einem Burn-In-Test unterzogen und in einem darauffolgenden Funktionstest mit erhöhter Betriebsfrequenz unter Ausnutzung der Testinfrastruktur des Burn-In-Boards betrieben.

Weitere vorteilhafte Aus- und Weiterbildungen der Erfindung sind in Unteransprüchen angegeben.

Die Erfindung wird im folgenden anhand der in der Zeichnung dargestellten Figuren näher erläutert.

Es zeigen:

Figur 1 eine Ausführungsform einer Testvorrichtung gemäß der Erfindung,

5

Figur 2 eine Ausführungsform einer Testvorrichtung nach dem Stand der Technik, wie einleitend beschrieben.

10 In Figur 1 ist eine Ausführungsform einer erfindungsgemäßen Testvorrichtung zum Test von integrierten Bausteinen gezeigt, bei der auf einem Trägersubstrat 1, vorliegend ein sogenanntes Burn-In-Board, mehrere Anschlußplätze 11 bis nk angeordnet sind. Die Anschlußplätze 11 bis nk sind derart ausgebildet, daß über einen Anschlußplatz ein integrierter Baustein  
15 DUT mit einem an das Trägersubstrat 1 angeschlossenen Testgerät 2 verbindbar ist. Die Anschlußplätze 11 bis nk bilden ein Anschlußfeld, das vorliegend matrixförmig in Spalten S1 bis Sk und Reihen R1 bis Rn aufgebaut ist. Hierbei sind die Anschlußplätze innerhalb des Anschlußfelds in Gruppen angeordnet,  
20 net, die durch die jeweiligen Reihen R1 bis Rn gebildet sind.

Je Anschlußplatz ist ein Datenanschluß DQ vorgesehen, wobei die Datenanschlüsse DQ von Anschlußplätzen jeweils einer Reihe mit jeweils einem unterschiedlichen Datenbus D1 bis Dk  
25 verbunden sind. Weiterhin ist je Anschlußplatz ein Steueranschluß CS vorgesehen, über welchen ein integrierter Baustein DUT für einen Test auswählbar ist. Die Steueranschlüsse CS von Anschlußplätzen jeweils einer Reihe R1 bis Rn sind mit einem dieser Reihe zugeordneten Steuerbus SCAN-1 bis SCAN-n  
30 verbunden. Die Adreß- und Befehlsanschlüsse A/C von Anschlußplätzen einer Reihe R1 bis Rn sind mit einem gemeinsamen Adreß- und Befehlsbus CMD/ADD über ein jeweiliges Schaltmittel T1 bis Tn verbindbar, das von dem dieser Reihe zugeordneten Steuerbus SCAN-1 bis SCAN-n steuerbar ist. Datenanschlüsse  
35 DQ von Anschlußplätzen entlang einer Spalte S1 bis Sk sind mit dem dieser Spalte zuzuordnenden Datenbus D1 bis Dk verbunden. Die Anschlüsse DQ, A/C, CS wurden aus Übersichtlich-

keitsgründen in Figur 1 nur anhand des Anschlußplatzes 11 dargestellt, wobei die übrigen Anschlußplätze 12 bis nk analoge Anschlüsse aufweisen. Die Datenbusse D1 bis Dk weisen die Bitbreite m, beispielsweise  $m = 4$ , auf, der Adreß- und Befehlsbus CMD/ADD weist die Bitbreite a auf, beispielsweise  $a = 6$ .

In einem Verfahren zum Betrieb einer Testvorrichtung nach Figur 1 wird wenigstens ein Teil der Anschlußplätze 11 bis nk auf dem Trägersubstrat 1 mit zu testenden integrierten Bausteinen DUT, insbesondere DRAMs, verbunden. Durch Ansteuerung eines oder mehrerer Steuerbusse werden Bausteine nur einer Anzahl von Reihen gleichzeitig betrieben, wobei diese Anzahl kleiner ist als die Anzahl der auf dem Trägersubstrat 1 vorhandenen Reihen. Beispielsweise wird durch Ansteuerung des Steuerbusses SCAN-1 die Gruppe R1 ausgewählt, so daß über den Steuereingang CS nur die Bausteine dieser Reihe R1 betrieben werden. Nur die Bausteine DUT dieser Reihe R1, die gleichzeitig betrieben werden, werden über das Schaltmittel T1 mit dem Adreß- und Befehlsbus CMD/ADD verbunden.

Damit werden die SCAN-Signale benutzt, um über die Schalttransistoren T1 bis Tn die Adressen und Kommandos nur derjenigen Bausteine anzusteuern, welche sich in der zu aktivierenden Gruppe befinden. Das SCAN-Signal wird außerdem an den CS-Anschluß der Bausteine angeschlossen, statt wie bisher, wie in Figur 2 dargestellt, an den DQM-Anschluß. Dieser kann gemäß der Testanordnung nach Figur 1 nun an einen freien Befehls-Anschluß des Testgeräts angeschlossen werden. Das SCAN-Signal selektiert damit Adressen und Kommandos nur für die aktiven Bausteine, so daß die Last an den entsprechenden Treibern reduziert ist. Somit ist es möglich, ausgewählte Bausteine mit einer höheren Frequenz insbesondere in einem Test-During-Burn-In zu betreiben bzw. die Anzahl der Bausteine pro Burn-in-Board zu erhöhen.



Die über das CS-Signal deaktivierten Bausteine befinden sich im deaktivierten Zustand oder im sogenannten Power-down-Mode, bei dem, im Falle von DRAMs, die Daten der deaktivierten Chips durch einen vom Chip selbsttätig durchgeführten "Self Refresh" aufgefrischt werden. Damit ergibt sich mit steigender Anzahl von deaktivierten Chips eine deutlich reduzierte Stromaufnahme. Ist ein Chip über das CS-Signal deaktiviert, treibt dieser keine Daten über den DQ-Anschluß, empfängt keine Daten über den DQ-Anschluß, und erkennt keine Kommandos am Anschluß A/C.

In einer Ausführungsform der Erfindung werden die Bausteine, die sich auf dem Trägersubstrat befinden, während des Verfahrens einem Funktionstest mit erhöhter Betriebsfrequenz und vorher und/oder nachher einem vom Funktionstest unterschiedlichen Burn-In-Test auf demselben Trägersubstrat unterzogen, wobei die Bausteine im Burn-In-Test mit demgegenüber niedrigerer Betriebsfrequenz betrieben werden. Damit können vergleichsweise langsame Burn-In-Tests durch Ansteuerung mehrerer oder aller SCAN-Signale mit dennoch durch das Testsystem beherrschbarem Betriebsstrom bzw. beherrschbarer Treiberlast und mit hoher Parallelität durchgeführt werden. Die strom- bzw. frequenzkritischen Tests von Bausteinen, die auf dem gleichen Trägersubstrat durchgeführt werden, können jedoch mit reduzierter Parallelität gemäß dem erfindungsgemäßen Verfahren durchgeführt werden, so daß die Testfrequenz erhöht werden kann, ohne die Treiberlast negativ zu beeinflussen. Insgesamt ist das Testsystem nicht mehr durch die beherrschbare Stromaufnahme während eines Test-During-Burn-In begrenzt, so daß die Anzahl der auf dem Testboard gleichzeitig einem Burn-In-Test unterzogenen Bausteine erhöht werden kann.

## Patentansprüche

1. Testvorrichtung zum Test von integrierten Bausteinen

- mit einem Trägersubstrat (1), auf dem mehrere Anschlußplätze (11 bis nk) angeordnet sind, wobei die Anschlußplätze derart ausgebildet sind, daß über einen Anschlußplatz ein integrierter Baustein (DUT) mit einem an das Trägersubstrat angeschlossenen Testgerät (2) verbindbar ist,

- bei der die Anschlußplätze (11 bis nk) ein Anschlußfeld bilden und die Anschlußplätze innerhalb des Anschlußfelds in Gruppen (R1 bis Rn) angeordnet sind,

- bei der je Anschlußplatz (11 bis nk) ein Datenanschluß (DQ) vorgesehen ist, wobei die Datenanschlüsse von Anschlußplätzen jeweils einer Gruppe mit jeweils einem unterschiedlichen Datenbus (D1 bis Dk) verbunden sind,

- bei der je Anschlußplatz (11 bis nk) ein Steueranschluß (CS), über welchen ein integrierter Baustein (DUT) für einen Test auswählbar ist, vorgesehen ist, wobei die Steueranschlüsse von Anschlußplätzen jeweils einer Gruppe mit einem dieser Gruppe zugeordneten Steuerbus (SCAN-1 bis SCAN-n) verbunden sind,

- bei der je Anschlußplatz (11 bis nk) ein Adreß- und Befehlsanschluß (A/C) vorgesehen ist, wobei die Adreß- und Befehlsanschlüsse von Anschlußplätzen jeweils einer Gruppe mit einem Adreß- und Befehlsbus (CMD/ADD) über ein der jeweiligen Gruppe zugeordnetes jeweiliges Schaltmittel (T1 bis Tn) verbindbar sind, das von dem dieser Gruppe zugeordneten Steuerbus (SCAN-1 bis SCAN-n) steuerbar ist.

2. Testvorrichtung nach Anspruch 1,

d a d u r c h g e k e n n z e i c h n e t, daß

- die Anschlußplätze (11 bis nk) innerhalb des Anschlußfelds in Zeilen (R1 bis Rn) und Spalten (S1 bis Sk) angeordnet sind,

- die Datenanschlüsse (DQ) von Anschlußplätzen jeweils einer Spalte (S1 bis Sk) mit einem dieser Spalte zugeordneten Datenbus (D1 bis Dk) verbunden sind,

- die Steueranschlüsse (CS) von Anschlußplätzen jeweils einer Reihe (R1 bis Rn) mit einem dieser Reihe zugeordneten Steuerbus (SCAN-1 bis SCAN-n) verbunden sind
- die Adreß- und Befehlsanschlüsse (A/C) von Anschlußplätzen jeweils einer Reihe (R1 bis Rn) mit einem gemeinsamen Adreß- und Befehlsbus (CMD/ADD) über ein jeweiliges Schaltmittel (T1 bis Tn) verbindbar sind, das von dem dieser Reihe zugeordneten Steuerbus steuerbar ist.

10 3. Testvorrichtung nach Anspruch 1 oder 2,  
dadurch gekennzeichnet, daß  
das Trägersubstrat (1) als Burn-In-Testboard ausgebildet ist.

15 4. Verfahren zum Betrieb einer Testvorrichtung nach einem der  
vorhergehenden Ansprüche, wobei wenigstens ein Teil der Anschlußplätze (11 bis nk) auf dem Trägersubstrat (1) mit zu testenden integrierten Bausteinen (DUT) verbunden ist,  
- bei dem durch Ansteuerung des/der entsprechenden Steuerbusses (SCAN-1 bis SCAN-n) Bausteine nur einer Anzahl von Gruppen  
20 (R1 bis Rn) gleichzeitig betrieben und angesteuert werden,  
wobei die Anzahl kleiner ist als die Anzahl der auf dem Trägersubstrat vorhandenen Gruppen,  
- bei dem nur die Bausteine (DUT) der Anzahl von Gruppen, die gleichzeitig betrieben werden, über das jeweilige Schaltmittel (T1 bis Tn) mit dem Adreß- und Befehlsbus (CMD/ADD) verbunden werden.  
25

5. Verfahren nach Anspruch 4,  
dadurch gekennzeichnet, daß  
30 - die Anschlußplätze (11 bis nk) innerhalb des Anschlußfelds in Zeilen (R1 bis Rn) und Spalten (S1 bis Sk) angeordnet sind und nur Bausteine (DUT) einer Anzahl von Reihen gleichzeitig betrieben und angesteuert werden, wobei die Anzahl kleiner ist als die Anzahl der auf dem Trägersubstrat vorhandenen  
35 Reihen,  
- bei dem nur die Bausteine (DUT) der Anzahl von Reihen, die gleichzeitig betrieben werden, über das jeweilige Schaltmit-

tel (T1 bis Tn) mit dem Adreß- und Befehlsbus (CMD/ADD) verbunden werden.

6. Verfahren nach Anspruch 4 oder 5,

5 d a d u r c h g e k e n n z e i c h n e t, daß  
nur Bausteine (DUT) betrieben und angesteuert werden, die  
über den zugeordneten Datenbus (D1 bis Dk) einen Datenaus-  
tausch vornehmen.

10 7. Verfahren nach einem der Ansprüche 4 bis 6,

d a d u r c h g e k e n n z e i c h n e t, daß  
die Bausteine (DUT) während des Verfahrens einem Funktion-  
stest unterzogen werden und vorher und/oder nachher einem vom  
Funktionstest unterschiedlichen Burn-In-Test auf demselben  
15 Trägersubstrat (1) unterzogen werden.

8. Verfahren nach Anspruch 7,

d a d u r c h g e k e n n z e i c h n e t, daß  
die Bausteine (DUT) im Burn-In-Test mit einer ersten Be-  
20 triebsfrequenz und im Funktionstest mit einer zweiten Be-  
triebsfrequenz betrieben werden, wobei die erste Betriebsfre-  
quenz kleiner ist als die zweite Betriebsfrequenz.

9. Verfahren nach Anspruch 7 oder 8,

25 d a d u r c h g e k e n n z e i c h n e t, daß  
- während eines Burn-In-Tests durch Ansteuerung der entspre-  
chenden Steuerbusse (SCAN-1 bis SCAN-n) die Bausteine (DUT)  
aller Gruppen (R1 bis Rn) gleichzeitig betrieben werden,  
- die Bausteine aller Gruppen über das jeweilige Schaltmittel  
30 (T1 bis Tn) mit dem Adreß- und Befehlsbus verbunden werden.

## Zusammenfassung

Testvorrichtung zum Test von integrierten Bausteinen sowie  
Verfahren zum Betrieb einer Testvorrichtung

5

Eine Testvorrichtung zum Test von integrierten Bausteinen weist mehrere Anschlußplätze (11 bis nk) auf einem Trägersubstrat (1) auf. Über einen Anschlußplatz ist ein integrierter Baustein (DUT) mit einem an das Trägersubstrat angeschlossenen Testgerät (2) verbindbar. Die Anschlußplätze (11 bis nk) sind innerhalb eines Anschlußfelds in Gruppen (R1 bis Rn) angeordnet. Je Anschlußplatz (11 bis nk) ist ein Steueranschluß (CS) vorgesehen, über welchen ein integrierter Baustein (DUT) für einen Test auswählbar ist, wobei die Steueranschlüsse von Anschlußplätzen jeweils einer Gruppe mit einem dieser Gruppe zugeordneten Steuerbus (SCAN-1 bis SCAN-n) verbunden sind. Weiterhin ist je Anschlußplatz (11 bis nk) ein Adreß- und Befehlsanschluß (A/C) vorgesehen, wobei die Adreß- und Befehlsanschlüsse von Anschlußplätzen jeweils einer Gruppe mit einem Adreß- und Befehlsbus (CMD/ADD) über ein der jeweiligen Gruppe zugeordnetes jeweiliges Schaltmittel (T1 bis Tn) verbindbar sind, das von dem dieser Gruppe zugeordneten Steuerbus (SCAN-1 bis SCAN-n) steuerbar ist. Nur die Bausteine (DUT) der Anzahl von Gruppen, die gleichzeitig betrieben werden, werden über das jeweilige Schaltmittel (T1 bis Tn) mit dem Adreß- und Befehlsbus (CMD/ADD) verbunden. So kann die Testfrequenz erhöht werden, ohne die Treiberlast negativ zu beeinflussen.

30   Figur 1

## Bezugszeichenliste

	1	Trägersubstrat
	2	Testgerät
5	10	Trägersubstrat
	11 bis nk	Anschlußplatz
	DUT	integrierter Baustein
	T1 bis Tn	Schaltmittel
	D1 bis Dk	Datenbus
10	SCAN-1 bis SCAN-n	Steuerbus
	CMD/ADD	Adreß- und Befehlsbus
	A/C	Adreß- und Befehlsanschluß
	DQ	Datenanschluß
	CS	Steueranschluß
15	R1 bis Rn	Reihe
	S1 bis Sk	Spalte
	m, a	Bitbreite

1/2




Fig. 1




Fig. 2 Stand der Technik